估量将取得更多芯片订单 三星称韩美贸易协议增加不确定性

三星电子表示，韩美贸易协议将使华盛顿对从韩国出口的产品征收15%的关税，这增加了不确定性。

该公司还表示，估量在与埃隆·马斯克的特斯拉公司签署165亿美元的芯片代工协议后，将有更多的关键芯片订单。

三星副总裁Noh Mi-jung在财报电话会议上谈到堕入困境的芯片代工业务时说：“在这一里程碑的基础上，我们估量将从大客户那里取得更多订单。”

她表示，三星在美国德克萨斯州的新工厂有望于2026年投产，该工厂估量将为特斯拉消费芯片。

德州项目是三星会长李在镕将业务从基本的业务扩充到高端代工范围的战略的中心，目前该范围由台积电（TSMC）主导。

三星电子周四发布第二季度营业利润为4.7万亿韩元（合33.7亿美元），为六个季度以来最低。这与此前令投资者绝望的预期大致相符。

这家韩国科技巨头估量其全体业务将在下半年逐渐复苏，但没有提供进一步的细节。

---

全球首个3nm芯片将量产，三星造？

三星周四表示，它有望在本季度（即未来几周内）经常使用其 3GAE （早期 3 纳米级栅极全能）制造工艺末尾大批量消费。 该公告不只标志着业界首个3nm级制造技术，也是第一个经常使用环栅场效应晶体管（GAAFET）的节点。

三星在财报说明中写道：“经过全球上初次大规模消费 GAA 3 纳米工艺来增强技术抢先位置 。”（Exceed market growth by sustaining leadership in GAA process technology,adopt pricing strategies to ensure future investments, and raise the yield and portion of our advanced processe）

三星代工的 3GAE 工艺技术 是该公司首个经常使用 GAA 晶体管的工艺，三星官方将其称为多桥沟道场效应晶体管 (MBCFET)。

三星大约在三年前正式推出了其 3GAE 和 3GAP 节点。 三星表示，该工艺将成功 30% 的性能优化、50% 的功耗降低以及高达 80% 的晶体管密度（包括逻辑和 SRAM 晶体管的混合）。 不过，三星的性能和功耗的实践组合将如何发扬作用还有待观察。

通常上，与目前经常使用的 FinFET 相比，GAAFET 具有许多优势。 在 GAA 晶体管中，沟道是水平的并且被栅极包围。 GAA 沟道是经常使用外延和选择性资料去除构成的，这支持设计人员经过调整晶体管通道的宽度来准确调整它们。 经过更宽的沟道取得高性能，经过更窄的沟道取得低功耗。 这种精度大大降低了晶体管走漏电流（即降低功耗）以及晶体管性能可变性（假定一切正常），这意味着更快的产品交付时期、上市时期和更高的产量。 此外，依据运行资料公司最近的一份报告，GAAFET 有望将cell面积增加 20% 至 30% 。

说到运行，它最近推出的用于构成栅极氧化物叠层的高真空系统 IMS（集成资料处置方案）系统旨在处置 GAA 晶体管制造的关键应战，即沟道之间的空间十分薄以及堆积多晶硅的必要性。 在很短的时期内在沟道周围构成层栅氧化层和金属栅叠层。 运行资料公司的新型 AMS 工具可以经常使用原子层堆积 (ALD)、热步骤和等离子体处置步骤堆积仅 1.5 埃厚的栅极氧化物。 高度集成的机器还执行一切必要的计量步骤。

三星的 3GAE 是一种“早期”的 3nm 级制造技术，3GAE 将关键由三星 LSI（三星的芯片开发部门）以及或许一两个 SF 的其他 alpha 客户经常使用。 请记住，三星的 LSI 和 SF 的其他早期客户倾向于大批量制造芯片，估量 3GAE 技术将失掉相当普遍的运行，前提是这些产品的产量和性能契合预期。

过渡到全新的晶体管结构通常是一种风险，由于它触及全新的制造工艺以及全新的工具。 其他应战是一切新节点引入并由新的电子设计智能化 (EDA) 软件处置的新规划方法、规划规划规则和布线规则。 最后，芯片设计人员要求开发全新的 IP，多少钱昂贵。

外媒：三星3nm良率仅有20%

据外媒Phonearena报道，三星代工厂是仅次于巨头台积电的全球第二大独立代工厂。 换句话说，除了制造自己设计的 Exynos 芯片外，三星还依据高通等代工厂客户的第三方公司提交的设计来制造芯片。

Snapdragon 865 运行途理器 (AP) 由台积电经常使用其 7nm 工艺节点构建。 到了5nm Snapdragon 888 芯片组，高通回到了三星，并继续依托韩国代工厂消费 4nm Snapdragon 8 Gen 1。 这是目前为三星、小米、摩托罗拉制造的高端 Android 手机提供动力的 AP。

但在 2 月份，有报道称三星 Foundry 在其 4nm 工艺节点上的良率仅为 35%。 这意味着只要 35% 的从晶圆上切割上去的芯片裸片可以经过质量控制。 相比之下，台积电在消费 4nm Snapdragon 8 Gen 1 Plus 时成功了 70% 的良率。 换句话说，在一切条件相反的状况下，台积电在同一时期制造的芯片数量是三星代工的两倍。

这就造成台积电最终收到高通的订单，以构建其剩余的 Snapdragon 8 Gen1 芯片组以及 Snapdragon 8 Gen 1 Plus SoC。 我们还假定台积电将取得制造 3nm Snapdragon 8 Gen 2 的容许，即使高通要求向台积电支付溢价以让该芯片组的独家制造商在短时期内制造足够的芯片。

虽然三星最近表示其产量不时在提高，但《商业邮报》的一份报告称，三星 3nm 工艺节点的产量仍远低于公司的目的。 虽然三星代工厂的全环栅极 (GAA) 晶体管架构初次推出其 3 纳米节点，使其在台积电（台积电将推出其 2 纳米节点的 GAA 架构）上处于抢先位置，但三星代工厂在其早期 3 纳米消费中的良率不时处于10% 至 20%的范围 。

这不只是三星要求改良的极低良率，而且比 Sammy 在 4nm Snapdragon 8 Gen 1 中所阅历的上述 35% 良率还要蹩脚。

Wccftech 表示，据信息人士称，三星将从明年末尾向客户发货的 3nm GAA 芯片组的第一个“性能版本”实践上或许是新的外部 Exynos 芯片。 据报道，三星不时在为其智能手机开发新的 Exynos 芯片系列，但现阶段尚不清楚它们能否会经常使用 3nm GAA 工艺节点制造。

台积电和三星很快就会有新的应战者，由于英特尔曾表示，其目的是在 2024 年底之前接收行业的制程指导位置。 它还率先取得了更先进的极紫外 (EUV) 光刻机。

第二代 EUV 机器被称为High NA 或高数值孔径。 以后的 EUV 机器的 NA 为 0.33，但新机器的 NA 为 0.55。 NA 越高，蚀刻在晶圆上的电路图案的分辨率就越高。 这将协助芯片设计人员和代工厂制造出新的芯片组，其中包括的晶体管数量甚至超越了以后集成电路上经常使用的数十亿个晶体管。

它还将阻止代工厂再次经过 EUV 机器运转晶圆以向芯片参与额外的性能。 ASML 表示，第二代 EUV 机器发生的更高分辨率图案将提供更高的分辨率将使芯片特征小 1.7 倍，芯片密度参与 2.9 倍。

经过首先取得这台机器，英特尔将能够朝着从台积电和三星手中夺回制程指导位置的目的迈出一大步。

台积电3nm投产时期曝光

据台媒结合报报道，在晶圆代工三强争霸中，台积电和三星在3纳米争战，一直吸引全球半导体产业的目光。 据调查，一度因开发时程延误，造成苹果新一代处置器往年仍采用5纳米增强版N4P的台积电3纳米，近期取得严重打破。 台积电选择往年率先以第二版3纳米制程N3B，往年8月于往年南北两地，即新竹12厂研发中心第八期工厂及南科18厂P5厂同步投片，正式以鳍式场效电晶体（FinFET）架构，对决三星的盘绕闸极（GAA）制程。

据台积电引见，公司的3纳米（N3）制程技术将是5纳米（N5）制程技术之后的另一个全世代制程，在N3制程技术推出时将会是业界最先进的制程技术，具有最佳的PPA及电晶体技术。 相较于N5制程技术，N3制程技术的逻辑密度将参与约70%，在相反功耗下速度优化10-15%，或许在相反速度下功耗降低25-30%。 N3制程技术的开发进度契合预期且进度良好，未来将提供完整的平台来援助执行通讯及高效能运算运行，预期2021年将接获多个客户产品投片。 此外，估量于2022下半年末尾量产。

而如上所述，晶圆18厂将是台积电3nm的关键消费工厂。 资料系那是，台积电南科的Fab 18是现下的扩产重心，旗下有P1 P4共4座5纳米及4奈厂，以及P5 P8共4座3纳米厂，而P1 P3的Fab 18A均处于量产形态，至于P4 P6的Fab 18B厂消费线则已建置成功，而Fab 18B厂，即3纳米制程产线，早在去年年年底就已末尾启动测试芯片的下线投片。

在芯片设计企业还在为产能“钩心斗角”的时刻，晶圆制造范围又是另外一番现象。 对晶圆制造厂来说，眼下更关键的是3nm的打破。 谁率先量产了3nm，谁就将占领未来晶圆制造产业的制高点，甚至还会影响AMD、英伟达等芯片巨头的产品路途图。

毫无疑问，在3nm这个节点，目前能一决雌雄的只要台积电和三星，但英特尔显然也在往先进制程方面发力。 不过从近日的信息来看，台积电和三星两家企业在量产3nm这件事上启动的都颇为坎坷。 Gartner 剖析师 Samuel Wang表示，3nm 的斜坡将比之前的节点破费更长的时期。

近日，一份援用半导体行业信息来源的报告标明，据报道，台积电在其 3nm 工艺良率方面存在困难。 信息来源报告的关键传言是台积电发现其 3nm FinFET 工艺很难到达令人满意的良率。 但到目前为止，台积电尚未地下供认任何 N3 延迟，相反其宣称“正在取得良好进度”。

众所周知，台积电3nm在晶体管方面采用鳍式场效应晶体管（FinFET）结构，FinFET运用平面的结构，参与了电路闸极的接触面积，进而让电路愈加稳如泰山，同时也达成了半导体制程继续微缩的目的。 其实，FinFET晶体管走在3nm多多少少已是极限了，再向下将会遇到制程微缩而发生的电流控制漏电等物理极限疑问，而台积电之所以仍选择其很大部分要素是不用变化太多的消费工具，也能有较具优势的本钱结构。 特别关于客户来说，既不用有太多设计变化还能降低消费本钱，可以说是双赢局面。

从此前地下数据显示，与5nm芯片相比，台积电3nm芯片的逻辑密度将提高75%，效率提高15%，功耗降低30%。 据悉，台积电 3nm 制程已于2021年3 月末尾风险性试产并小量交货，估量将在2022年下半年末尾商业化消费。

从工厂方面来看，中国台湾南科18厂四至六期是台积电3nm量产基地。 客户方面，从上文可以看出，英特尔、苹果、高通等都选择了台积电。 大摩剖析师Charlie Chan日前宣布报告称，台积电在2023年的3nm芯片代工市场上简直是垄断性的，市场份额接近100%。

不同于台积电在良率方面的疑问，三星在3nm的困难是3 纳米GAA 制程树立专利IP 数量方面落后。 据南韩媒体报道，三星缺乏3 纳米GAA 制程相关专利，令三星感到不安。

三星在晶体管方面采用的是栅极盘绕型 (Gate-all-around，GAA) 晶体管架构。 相比台积电的FinFET晶体管，基于GAA的3nm技术本钱必需较高，但从性能表现过去看，基于GAA架构的晶体管可以提供比FinFET更好的静电特性，满足一定的珊极宽度要求，可以表现为相同工艺下，经常使用GAA架构可以将芯片尺寸做的更小。

平面晶体管、FinFET与GAA FET

与5nm制造工艺相比，三星的3nm GAA技术的逻辑面积效率提高了35%以上，功耗降低了50%，性能提高了约30%。 三星在去年6月正式宣布3nm工艺制程技术曾经成功流片。 此外，三星还曾宣布将在 2022 年推出 3nm GAA 的早期版本，而其“性能版本”将在 2023 年出货。

目前，在工厂方面，此前有信息称三星或许会在美国投资170亿美元树立3nm芯片消费线。 在客户方面，三星未有详细泄漏，但曾有信息称高通、AMD 等台积电重量级客户都有意导入三星 3nm 制程，但介于上述提到的韩媒报道高通已将其3nm AP处置器的代工订单交给台积电，三星3nm客户仍成谜。

在Pat Gelsinger于去年担任英特尔CEO之后，这家曾经在代工范围试水的IDM巨头又重新回到了这个市场。 同时，他们还提出了很雄壮的野心。

在本月18日投资人会议上，英特尔CEO Pat Gelsinger再次强调，英特尔2nm制程将在2024年上半年可量产，这个量产时期早于台积电，意味2年后晶圆代工业务与台积电竞争态势会更白热化。

虽然在3nm工艺方面，英特尔没有过多的泄漏，但是媒体去年的研讨报告剖析了台积电、三星、Intel及IBM四家厂商在相反命名的半导体制程工艺节点上的晶体管密度疑问，并对比了各家在10nm、7nm、5nm、3nm及2nm的晶体管密度状况。

在工厂方面，英特尔曾强调将斥资800亿欧元在欧洲设厂，英特尔德国担任人Christin Eisenschmid受访时泄漏，将在欧洲消费2nm或推进更小的芯片。 英特尔将2nm作为扩展欧洲消费才干的关键关键，以防止未来在先进技术竞争中落后。

总的来说，在3nm节点，台积电、三星和英特尔谁会是最后的赢家或许只要交给时期来判定，但从目前情势来看，台积电或略胜一筹。

3nm曾经到了摩尔定律的物理极限，往后又该如何开展？这曾经成为全球科研人员亟待寻求的解法。 目前，研讨人员大多试图在晶体管技术、资料方面寻求破解之法。

上述三星在3nm制程中经常使用的GAA晶体管就是3nm后很好的选择，GAA设计通道的四个面周围有栅极，可增加漏电压并改善对通道的控制，这是增加工艺节点时的关键。 据报道，台积电在2nm工艺上也将采用GAA晶体管。

纳米线是直径在纳米量级的纳米结构。 纳米线技术的基本吸引力之一是它们表现出弱小的电学特性，包括由于其有效的一维结构而发生的高电子迁移率。

最近，来自 HZDR 的研讨人员宣布，他们曾经经过实验证明了常年以来关于张力下纳米线的通常预测。 在实验中，研讨人员制造了由 GaAs 中心和砷化铟铝壳组成的纳米线。 最后，结果标明，研讨人员确实可以经过对纳米线施加拉伸应变来提高纳米线的电子迁移率。 测量到未应变纳米线和块状 GaAs 的相对迁移率参与约为 30%。 研讨人员以为，他们可以在具有更大晶格失配的资料中成功更显着的参与。

最近，英特尔一项关于“堆叠叉片式晶体管（stacked forksheet transistors）”的技术专利惹起了人们的留意。

英特尔表示，新的晶体管设计最终可以成功3D和垂直堆叠的CMOS架构，与目前最先进的三栅极晶体管相比，该架构支持参与晶体管的数量。 在专利里，英特尔描画了纳米带晶体管和锗薄膜的经常使用，后者将充任电介质隔离墙，在每个垂直堆叠的晶体管层中重复，最终取决于有多少个晶体管被相互堆叠在一同。

据了解，英特尔并不是第一家援用这种制造方法的公司，比利时研讨小组Imec在2019年就曾提出这个方法，依据 Imec 的第一个规范单元模拟结果，当运行于 2nm 技术节点时，与传统的纳米片方法相比，该技术可以显着提高晶体管密度。

垂直传输场效应晶体管（VTFET）由IBM和三星共同发布，旨在取代以后用于当今一些最先进芯片的FinFET技术。 新技术将垂直堆叠晶体管，支持电流在晶体管堆叠中上下流动，而不是目前大少数芯片上经常使用的将晶体管平放在硅外表上，然后电流从一侧流向另一侧。

据 IBM 和三星称，这种设计有两个优势。 首先，它将支持绕过许多性能限制，将摩尔定律扩展到 1 纳米阈值之外。 同时还可以影响它们之间的接触点，以提高电流并浪费动力。 他们表示，该设计或许会使性能翻倍，或许增加85%的动力消耗。

其实，关于3nm以后先进制程如何演进，晶体管制造只是处置方案的一部分，芯片设计也至关关键，要求片上互连、组装和封装等对器件和系统性能的影响降至最低。

点击文末【阅读原文】，可检查本文原文链接！

晶圆 集成电路 设备汽车 芯片 存储 台积电 AI 封装

原文链接！